ARQUITETURA DE COMPUTADORES I

Semestre 2001/II
Professores Responsáveis:
Prof. Dr. Ney Laert Vilar Calazans (T128)
Prof. Dr. Fabiano Passuelo Hessel (T138)

Índice desta página:

Plano da Disciplina
Novidades
Bibliografia
Material de Apoio
Data das Provas
Conteúdos das Aulas e Tarefas para Aulas seguintes
Notas: Turma 128, Turma 138

Novidades:

19/12/2001 - Disponíveis notas completas da Turma 128, ver aqui.
10/12/2001 - Disponíveis notas de G1 da Turma 128, ver aqui.
05/12/2001 - Disponíveis notas da P2 e P4, Turma 128, ver aqui.
30/11/2001 - Ver abaixo a dsitribuição da ordem e dias para as apresentações dos grupos para a semana que vem, no LACSD (Laboratório de Arquitetura de Computadores e Sistemas Digitais, durante os horários de aula.

Grupo/Dia 06/12 07/12
1 Diego Adriano Brochado, Lucas Reginato, Marlon
2 Adriano Gonella, Felipe Cuozzo, Vantuir Cristian, Fabiano, Marcelo
3 Luís Felipe Martins
4 Filipi, Lucas Waechter, Ricardo Augusto, Cristiane, Sandro
5 Lucas Janssen, Pedro Leandro
6 Fernando, José

25/11/2001 - Disponíveis notas da P1 revisadas (nota do exercíio considerada), Turma 128, ver aqui.
28/09/2001 - Divulgado o material completo da especificação dos Trabalhos Práticos I e II , incluindo o documento de especificação, a implementação não-pipeline do processador R7 e o ambiente de montagem e simulação de programas em linguagem de montagem da R7. Ver a área de Material de Apoio.
01/08/2001 - Página revisada para o Semestre 2001/2.

Bibliografia:

  1. Patterson, D. A. & Hennessy, J. L. Organização e projeto de computadores: a interface hardware/software. LTC – Livros Técnicos e Científicos S.A. Rio de Janeiro, RJ, 551p. Segunda Edição, 2000.
  1. Patterson, D. A. & Hennessy, J. L. Computer organization and design: the hardware/software interface. Morgan Kaufmann Publishers, Inc. San Mateo, CA, 964p. 2nd Edition, 1998.
  2. Hennessy, J. L. & Patterson, D. A. Computer architecture: a quantitative approach. Morgan Kaufmann Publishers, Inc. San Francisco, CA, 998p. 2nd Edition, 1996.
  3. Calingaert, P. Assemblers, compilers and program translation. Computer Science press. 240p. 1979.
  1. Rafiquzzaman, M. Microprocessors and microcomputer-based system design, CRC Press, Boca Raton, FL, 776p. 1995.
  2. Mano, M. M. Computer system architecture. Prentice-Hall, Englewood Cliffs, NJ, 525p. 1993.
  3. Blaauw, G. A. & Brooks, Jr. F. P. Computer architecture: concepts and evolution. Addison-Wesley Longman, Inc. Reading, MA. 1213p. 1997.
  4. Kain, R. Y. Advanced computer architecture: a systems design approach. Prentice Hall, Englewood Cliffs, NJ, 907p. 1996.
  5. Stallings, W. Computer organization and architecture: designing for performance. Prentice Hall, Upper Saddle River, NJ, 682p. 4th Edition,1996.
  6. Zargham, M. R. Computer architecture: single and parallel systems. Prentice Hall, Englewood Cliffs, NJ, 471p.1996.

Datas de Provas e Trabalhos:

TURMA

P1

P2

P4

G2

TP1 - Entrega

TP2 - Apresentações

PROFESSORES

128

28/09

29/11

 30/11 13/12 09/11 06-07/12

Ney Calazans

138

28/09

28/11

 30/11 12/12 05/10 05-07/12

Fabiano Hessel

G1 = (P1 + P2 + 2*TP) / 4 (P1 - Unidades 1, 2 e 3; P2 - Unidades 3, 4 e 5; TP - Média aritmética de TP1 e TP2)
Freqüência mínima p/ aprovação em G1 ou G2: 75%
Cada aula = 2 presenças.

Turmas 128/138: 66 horas. Número máximo de faltas =16=16horas = 8 aulas. Mais implica em reprovação por faltas.

  Planejamento Inicial das Aulas e Tarefas Extra-classe Sugeridas:

Semana

CONTEÚDOS e TAREFAS
1 Aula inaugural. Apresentação do programa e do contexto. Revisão de conceitos de Organização de Computadores: linguagem de montagem e linguagens de alto nível; RISC x CISC; informações de controle e dados.
Tarefas sugeridas:
- Aprofundar a revisão de conceitos, usando, por exemplo, o Capítulo 1 do livro-texto.
2 Unidade 01: Avaliação de desempenho de arquitetura da computadores - capítulo 2 do Patterson e Hennessy. Introdução. Conceitos básicos: tempo de resposta versus throughput e equções básicas de desempenho. Exercícios resolvidos. Desempenho é o inverso do tempo de execução. ciclos de relógio e freqüência de relógio em sistemas síncronos. Métricas para comparar desempenho, SPEC, exemplos e a Lei de Amdahl.
Tarefas sugeridas:
- Leitura do Capítulo 2 da bibliografia 1. Estudar os conceitos de avaliação de desempenho de processadores e programas executando sobre estes. Fazer exercícios do capítulo 2. Sugestão: 2.1 a 2.20, 2.25, 2.31, 2.38, 2.39, 2.41 a 2.44.
3 Unidade 01: Final e Exercícios
Unidade 02: Pipelines - Introdução à ISA do processador MIPS2000, um processador RISC real.
Especificação do Trabalho Prático I da disciplina - Implementação pipeline da arquitetura R6.
Tarefas sugeridas:
- Leitura do Apêndice A do Livro Texto, Seção A.10, sobre a linguagem de Montagem (Assembly) do processador MIPS. Texto disponível em formato eletrônico, em inglês, na página de Material de Apoio.
- Baixar simulador do MIPS da página de download da disciplina e fazer alguns testes de escrita e simulação de programas simples.
- Iniciar o TP1 pela leitura das especificações entregues em aula.
- Iniciar leitura do capítulo 6 da bibliografia 1, sobre pipelines e a implementação deste no MIPS. (Seção 6.1).
4 Unidade 02: Pipelines - término da introdução ao MIPS2000. Arquitetura, conjunto de instruções e o simulador SPIM. Revisão básica de pipelines. Estrutura geral, controle e construção de pipelines. Detalhamento da implementação de Pipelines. Seções 6.1 e 6.2 de P&H.
Tarefas sugeridas:
- Continuar leitura do capítulo 6 da bibliografia 1, sobre pipelines e a implementação deste no MIPS (Seção 6.2 e 6.3).
5 Unidade 02: Pipelines - Convenções de uso e nomes para registradores do MIPS. Estudo do pipeline do Processador MIPS. Estrutura geral do caminho de dados. Solução de conflitos de controle usando Predição de saltos. Predição de saltos estática e dinâmica, com 1 bit e com 2 bits.
Tarefas sugeridas:
- Continuar leitura do capítulo 6 da bibliografia 1, sobre pipelines e a implementação deste no MIPS (Seção 6.2 e 6.3).
6 Registradores interestágios e a implementação do BD pipeline. Sinais de controle do BD.
Detalhamento da implementação de Pipelines. Seções 6.3, 6.4 e 6.5 de P&H
Controle do processador pipeline sem conflitos (hazards). Hazards de dados e adiantamento (forwarding) em instruções lógico-aritmeticas - detecção e solução dos conflitos. Conflitos mesmo com forwarding - detecção e ação de controle - stall. .
7 Detalhamento da implementação de Pipelines. Seções 6.5 e 6.6 de P&H
Conflitos de controle - detecção e solução. Predição de saltos estática, dinâmica com 1 bit e dinâmica com 2 bits
Feriado de Páscoa no dia 13/04.
Tarefas sugeridas:
8 Tratamento de exceções em pipelines. Seção 6.7. Caracterização de exceções. Seção 6.8. Pipelines Superescalares e Pipeline Dinâmico.
Conclusão do estudo da seção 6.8. Exemplos de escalonamento de instruções em máquinas superescalares. Escalonamento normal e escalonamento com desenrolamento de laços ("loop unrolling"). Exercícios de pipeline.
Tarefas sugeridas:
-
9 Prova P1 no dia 27/04. Avaliação de desempenho de processadores e Pipelines. Não esquecer que provas são com consulta, trazer material de consulta!!!
Tarefas sugeridas:
- Preparar-se bem para a prova. Há uma lista de exercícios no Xerox do CAEE.
10 Tarefas sugeridas:
- Continuar leitura do capítulo 6 da bibliografia 1, sobre pipelines e a implementação deste no MIPS (Seção 6.4 e 6.5).
11 Tarefas sugeridas:
- Continuar leitura do capítulo 6 da bibliografia 1, sobre pipelines e a implementação deste no MIPS (Seção 6.5 e 6.6).
12 Tarefas sugeridas:
- Continuar leitura do capítulo 6 da bibliografia 1, sobre pipelines e a implementação deste no MIPS (Seção 6.7 e 6.8).
13 Tarefas sugeridas:
- Leituras adicionais do Capítulo 6, Seções 6.9 a 6.13. Exercícios .
14 Tarefas sugeridas:
- Preparar-se bem para a prova. Listas de exercícios no Xerox do CAEE. Mais detalhes nas novidades.
15 Tarefas sugeridas:
- Estudar Seções A.1 e A.2 do Apêndice A do livro do Patterson, disponível na área de download da disciplina.
16 Tarefas sugeridas:
- .
17 Prova P2 no dia 20/06. Prova Especial (P4) no dia 22/06.
18 Apresentações do Trabalho Prático II.
19 Prova G2.

This page was last updated on December, 10th, 2001.

If you find problems in this page, please send an e-mail to [email protected] or to [email protected].
We will fix it in the shortest possible delay. Thanks for any help!