CIRCUITOS DIGITAIS - Engenharia da Computação

Semestre 2003/II
Professores Responsáveis:
Prof. Ney Laert Vilar Calazans (T490)
Prof.  Daniel Barros (T590)

Índice desta página:

Novidades
Data das Provas e Trabalhos
 Bibliografia
Material para Download
Conteúdos das Aulas
Programa da Disciplina
Notas T490

Novidades:

Bibliografia e Software de Apoio: (na mesma ordem do plano da disciplina)

  1. HILL, F. J. & PETERSON, G. R. "Computer aided logical design with emphasis on VLSI". John Wiley & Sons, New York, 4th edition, 1993.
  2. ERCEGOVAC, Milos; LANG, Tomás; MORENO, Jaime H. Introdução aos Sistemas Digitais. Bookman, SP, 2000.
  3. TAUB, H. Circuitos Digitais e Microprocessadores. Makron Books – 1984.
  4. BROWN, F. M. Boolean Reasoning: the logic of Boolean equations. Kluwer Academic Publishers, 1990.
  5. ZELENOVSKY, R.; MENDONÇA, A.. PC Um Guia Prático de Hardware e Interfaceamento. MZ Editora. 1999.
  6. KATZ, R. H. "Contemporary logic design". Benjamin Cummings /Addison-Wesley Publishing Company, 699 páginas, 1994.
  7. BIGNELL, J. W. & DONOVAN, R. L. Eletrônica Digital – Makron Books – 1995.
  8. CHANG, K. C., Digital Design and Modeling with VHDL and Synthesis.IEEE Computer Society Press, 1997.
  9. HAYES, J. P. "Introduction to digital logical design". Addison-Wesley Publishing Company, 1994.
  10. ROTH Jr., C. H. "Fundamentals of logic design". PWS Publishing Company, 1995.
  11. DAVIO, M.; DESCHAMPS, J. P. & THAYSE, A. "Digital systems with algorithm implementation". John Wiley & Sons, 1983.
  12. MANO, M. M. "Digital design". Prentice-Hall, 1991.
  13. DataSheets de Fabricantes de Circuitos Lógicos – Consultar site de fabricantes tais como Texas Instruments e National Semiconductors ou sites de procura para tais documentos em http://www.datasheetlocator.com ou http://www.chipcenter.com.

    SOFTWARE DE APOIO:

    1. ALTERA Max-Plus-II - (Ferramenta de síntese e validação de circuitos digitais) - Ver Material para Download.
    2. Outros programas específicos, tais como ESPRESSO, NOVA, STAMINA, etc.

Datas de Provas e Trabalhos:

TURMA

P1

P2

PS

G2

Apresentações do TP Final

PROFESSORES

490/590

 29/09 20/11 24/11 04/12 27/11 e 1º/12   Ney Calazans/Daniel Barros

G1 = (P1+P2+TP)/3
TP= Média das notas de trabalhos práticos
Freqüência mínima p/ aprovação em G1 ou G2: 75%
Total de aulas: 35. Número máximo de faltas = 08 aulas. Mais faltas implica em reprovação por faltas.

Conteúdos das Aulas (T490):

AULA

DIA

CONTEÚDO

1 04/08 Aula inaugural. Apresentação do programa, do professor e do contexto da disciplina.
2 07/08 UNIDADE 01 - Introdução: Modelos e abstração. Aritmética de base variada. Bases variadas e mistas. Conversão entre bases 2, 16 e 10 para números naturais. Representações de números naturais, inteiros e racionais. Comentários sobre reais, irracionais e outros números.
3 11/08 Modelagem lógica de problemas: do problema à implementação com portas lógicas. Um exemplo de problema e susa modelagem lógica.
4 14/08 Representações de números inteiros, complemento de 10, complemento de 1, sinal-magnitude e complemento de 2. Representações simbólicas: códigos EDCDIC/BCD e ASCII
5 18/08 UNIDADE 02 - Álgebras Booleanas e outras representações de circuitos digitais: Conjuntos e produtos Cartesianos. Variáveis e expressões: campo, tipo, variável lógica. Relações e funções: domínio, contra-domínio, imagem, funções parciais. Definição axiomática d álgebra Booleana (referência de Brown da bibliografia). Exemplos de álgebras Booleanas. Teoremas básicos, teorema do consenso. Diagrama de Hasse.
6 21/08 Características do conjunto suporte de álgebras Booleanas. Teorema de Stone. Teoremas fundamentais e derivados de álgebras Booleanas: de Morgan e outros. Dualidade. Formas de representação de funções Booleanas: Venn, Hasse, tabelas-verdade, expressões/equações Booleanas. estrutura de mapas de Karnaugh e relação com tabelas verdade (mintermos). TAREFA: realizar os exercícios 3-10 da lista2 de exercícios.
7 25/08 Realização física de funções lógicas. Funções primitivas: AND, OR, NAND, NOR, NOT, XOR XNOR/NXOR. Suficiência de funções primitivas: sistemas com AND+OR+NOT/ NAND/ NOR/ XOR+AND, etc. Características de portas XOR e XNOR/NXOR: equivalência, inversores controlados e o conceito de paridade. Simplificação de expressões usando teoremas. Expressões Booleanas: somas de produtos e produtos de somas. Formas normais conjuntiva e disjuntiva. Formas canônicas: mintermos e maxtermos. Princípios de mapas de Karnaugh: teorema básico, exemplo. TAREFA: realizar os exercícios 3-10 da lista2 de exercícios e todos os exercícios da lista3.
  28/08 NÃO HAVERÁ AULA DEVIDO À SEMANA ACADÊMICA DA ENGENHARIA - APROVEITEM PARA PARTICIPAR DA MESMA!
8 01/09 Formas normais conjuntiva e disjuntiva. Formas canônicas: mintermos e maxtermos. Princípios de mapas de Karnaugh: teorema básico, exemplo. Mapas de Karnaugh de 1, 2, 3, 4, 5 e 6 variáveis e a simplificação de expressões Booleanas. TAREFA: realizar os exercícios 3-10 da lista2 de exercícios e todos os exercícios da lista3.
9 04/09 Inespecificações (don´t cares) em tabelas verdade e mapas de Karnaugh. Diagramas de decisão binária: a expansão de Shannon. A forma canônica de Bryant. Primalidade e irredundância de expressões. Exercícios.
10 08/09 UNIDADE 03 - Circuitos digitais combinacionais: Circuitos combinacionais específicos: Exemplo de implementação de circuitos aritmético: um somador ripple-carry. Problemas temporais em um somador ripple-carry. Construção de um somador/subtrator a partir de um somador. Somadores, subtratores, comparadores de magnitude (com e sem sinal). Detecção de transbordo (overflow) em operações aritméticas de soma e subtração usando representações com e sem sinal.
11 11/09 Aula Prática: multiplexadores, demultiplexadores usando protoboard e dispositivos TTL.
12 15/09 Valores digitais e sua relação com grandezas físicas: níveis lógicos, tensão e corrente. Lógica de chaves. Diagramas de tempos. Tecnologias de circuitos integrados - CMOS.
13 18/09 Atrasos em portas lógicas: modelo inercial. Hazards. Circuitos combinacionais específicos: unidades lógico-aritméticas. Exercícios.Saídas em circuitos digitais: totem-pole, coletor aberto e tristate. O conceito de troca bidirecional de informações via barramentos. Acesso a barramentos bidirecionais via tristates e via multiplexadores.
14 22/09 Multiplexadores. Implementação genérica de funções. Relação entre multiplexadores e diagramas de decisão binária. Decodificadores. Implementação genérica de funções.
15 25/09 Exercícios.
16 29/09 Prova P1
17

02/10

 Unidades lógico aritméticas e memórias tipo ROM.
18 06/10 O programa Espresso: Formatos de entrada e saída e utilização. ROMs e PLAs: estrutura e implementação. Relação de ROMs e PLAs com formas normais soma de produtos e produtos de somas. (Aula de laboratório)
19 09/10 UNIDADE 04 - Circuitos digitais seqüenciais: O fenômeno seqüencial. Realimentação. Dispositivos seqüenciais triviais: captura de 0s, captura de 1s, oscilador, osciladores controlados, um dispositivo biestável simples. Problemas de circuitos seqüenciais: Perigos ("hazards") e corridas ("races"). Construção e classificações de dispositivos biestáveis.
20 13/10 Construção e classificações de dispositivos biestáveis. Classificações quanto à sensibilidade ao relógio, ao tipo de entradas, etc. Circuitos síncronos e circuitos assíncronos. Dispositivos biestáveis, com ilustração de ocorrência do problema de corridas ("races"). Registradores, registradores de deslocamento.
21 16/10 Circuitos seqüenciais universais: registradores, contadores, Registradores: conceito e construção. Contadores: exemplo e discussão de utilidade.
22 20/10 O ambiente Max-Plus2 da Altera: Visão geral e tutorial. (Aula de laboratório)
23 23/10 Circuitos seqüenciais universais: Contadores: tipos e classificações, sinais de controle, projeto. Exemplos.
24 27/10 Registradores de deslocamento. Máquinas de Estado  Finitas Síncronas (MEFs ou FSMs): o modelo geral de representação de circuitos digitais síncronos (seqüenciais). O conceito de estado. Estrutura geral. Máquinas de Mealy e de Moore.Memórias semicondutoras: classificação, tecnologias de implementação, estrutura geral, interfaces de entrada e saída, pinagem universal, esquemas de decodificação de endereços.
25 30/10 Especificação do Trabalho Prático Final. O projeto de circuitos digitais seqüenciais síncronos: especificação, modelagem do problema, codificação, implementação da parte seqüencial, implementação da parte combinacional. Circuitos dominados pelo fluxo de controle versus circuitos dominados pelo fluxo de dados.
26 03/11 Formas de representação de circuitos seqüenciais síncronos: Diagramas de portas lógicas, tabelas verdade, grafo de transição de estados e tabela de transição de estados. O formato KISS2: estrutura e ferramentas. Os problemas de implementação de FSMs: minimização de estados, codificação de estados, etc.
27 06/11 Projeto de circuitos síncronos.
28 10/11 Projeto de circuitos síncronos. Exercícios.
29 13/11 O modelo bloco de dados/bloco de controle.
30 17/11 Aula reservada para trabalho dos grupos sobre o TP2.
31 20/11 Feriado Municipal
32 24/11 Prova P2
33 27/11 Prova PS
34

01/12

 Última data para apresentação do Trabalho Prático TP2
35

04/12

 Prova G2

This page was last updated on June, 13th, 2004.

If you find problems in this page, please send an e-mail to [email protected].
We will fix it in the shortest possible delay. Thanks for any help!