LABORATÓRIO DE ORGANIZAÇÃO DE COMPUTADORES - 46184-02

Semestre 2011/2

Professor Responsável:

Ney Laert Vilar Calazans (Turma 590 - Engenharia da Computação)

Índice desta página:

Conteúdos das Aulas
Bibliografia
Material para Download
Avaliação
Programa da Disciplina

Avisos Importantes:

1ro/08/11 - Homepage atualizada para o semestre 2011/2.
31/07/11 - Homepage em atualização para o semestre 2011/2.

Regras do Jogo para o Semestre:

Os alunos devem realizar todos os trabalhos em duplas. Excepcionalmente, aceita-se trabalhos individuais.
Ao longo do semestre deve ser entregue um total de 6 trabalhos (T1 a T6), cada um realizado ao longo de uma ou mais semanas. Veja na coluna mais à direita da tabela Conteúdo das Aulas abaixo a data máxima de entrega de cada trabalho. Cada trabalho deve ser submetido antes do início da aula do dia da entrega, tipicamente via sala do Moodle, que deverá ser fechada 15 min após o horário de início da aula.
Cada trabalho possui uma especificação precisa, que deve ser atendida plenamente. Leiam as Seções TRABALHO A FAZER e A ENTREGAR dos enunciados e procurem atender o que está solicitado nelas.
Os trabalhos possuem complexidade crescente, e devem ser realizados em sequência, pois alguns pressupõem o uso de resultados anteriores.

Plano de Atividades para o Semestre:


Aula	Data	CONTEÚDO	Data Máxima para Entrega do Trabalho
1	01/08	Aula Inaugural - Programa da disciplina, contextualização no curso, avaliação, etc. MATERIAL PARA ESTUDO DA LINGUAGEM VHDL: Tutorial Evita Capítulo 1 do livro The Student´s Guide to VHDL, de Peter Ashenden Transparências 1-75 da apresentação da linguagem VHDL
2	08/08	Prática de Aula - Enunciado do trabalho T1 (12,5% da nota de G1) Introdução à Simulação de Circuitos em VHDL Princípios de descrição e validação de circuitos em VHDL Descrições VHDL hierárquicas
3	15/08	Prática de Aula - Enunciado do trabalho T2 (12,5% da nota de G1) Introdução a Prototipação de Hardware com FPGAs Uso da placa Nexys2: FPGA Periféricos de E/S (chaves, leds) *Arquivo de apoio (driver* dos mostradores de 7 segmentos): dspl_drv_nexys.vhd Uso dos recursos da plataforma Nexys2**	T1
4	22/08	Prática de Aula - Enunciado do trabalho T2 (12,5% da nota de G1) (Continuação) Introdução a Prototipação de Hardware com FPGAs - Continuação Uso da placa Nexys2: FPGA Periféricos de E/S (chaves, leds e mostradores de sete segmentos) Uso de frequências de relógio distintas
5	29/08	Prática de Aula - Enunciado do trabalho T3 (12,5% da nota de G1) Programação em Linguagem de Montagem do processador MIPS Entrega do TP1 (T1 e T2)	T2
6	05/09	Prática de Aula - Enunciado do trabalho T4 (12,5% da nota de G1) VHDL: Processos, Paralelismo e o Comando process	T3
7	12/09	Prática de Aula - Enunciado do trabalho T4 (12,5% da nota de G1) (Continuação) VHDL: Processos, Paralelismo e o Comando process
	19/09	Suspensão de Aulas
8	26/09	Enunciado do trabalho T5 (25% da nota de G1) VHDL: Prática de projeto com o Comando process Projeto da ULA Detalhamento Inicial do Cronômetro de Basquete Entrega do TP2 (T3 e T4)	T4
9	03/10	Enunciado do trabalho T5 (25% da nota de G1) (Continuação) VHDL: Prática de projeto com o Comando process
10	10/10	Enunciado do trabalho T5 (25% da nota de G1) (Continuação) VHDL: Prática de projeto com o Comando process
11	17/10	Enunciado do trabalho T5 (25% da nota de G1) (Continuação) VHDL: Prática de projeto com o Comando process
12	24/10	Prática de Aula - Enunciado do trabalho T6 (25% da nota de G1) Simulação de um processador capaz de executar a maioria das instruções da Arquitetura MIPS - o MR4 Arquivos auxiliares, biblioteca Xilinx Unisim	T5
13	31/10	Prática de Aula - Enunciado do trabalho T6 (25% da nota de G1) (Continuação) Simulação de um processador capaz de executar a maioria das instruções da Arquitetura MIPS - o MR4
14	07/11	Prática de Aula - Enunciado do trabalho T6 (25% da nota de G1) (Continuação) Prototipação de um processador capaz de executar a maioria das instruções da Arquitetura MIPS - o MR4 Arquivos Auxiliares: dspl_drv_nexys.vhd e debounce.vhd
	14/11	Suspensão de Aulas
15	21/11	Prática de Aula - Enunciado do trabalho T6 (25% da nota de G1) (Continuação) Prototipação de um processador capaz de executar a maioria das instruções da Arquitetura MIPS - o MR4
16	28/11	Prática de Aula - Enunciado do trabalho T6 (25% da nota de G1) (Continuação) Prototipação de um processador capaz de executar a maioria das instruções da Arquitetura MIPS - o MR4 Entrega do TP3 (T5 e T6)	T6

Bibliografia:

LIVROS TEXTO

Ashenden, P. J. The student´s guide to VHDL. Morgan Kaufmann Publishers, Inc. San Francisco, CA, 1998.
Patterson, D. A. & Hennessy, J. L. "Organização e Projeto de Computadores: A Interface hardware/software". LTC, rio de Janeiro, CA, 2000.
Mazor, S. & Langstraat, P. "A guide to VHDL". Boston: Kluwer Academic Publishers. Norwell, 1996.

LIVROS REFERENCIADOS

Rushton, A. VHDL for logic synthesis. John Wiley & Sons, Inc. Chichester, NY, 1998.
Chang, K. C. Digital design and modeling with VHDL and synthesis. IEEE Computer Society Press. Los Alamitos, CA, 1997.
Ashenden, P. J. The Designer´s Guide to VHDL. Morgan Kaufmann Publishers, Inc. San Francisco, CA, 1996.
Ott, D. E.; Wilderotter Thomas J. "A designer's guide to VHDL synthesis". Boston: Kluwer Academic, 1996.
Katz, R. H. & Borrielo, G. "Contemporary logic design". Second Edition, Prentice Hall, 608 páginas, 2005.

OUTRAS REFERÊNCIAS

Xilinx, Inc. Manuals and User Guides http://www.xilinx.com/support/documentation/index.htm.
Altera Corporation. Manuals and User Guides (disponível em http://www.altera.com /literature/lit-index.html).
Digilent, Inc. Nexys^TM 2 Spartan-3E FPGA Board. (disponível em http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,789&Prod=NEXYS2).

SOFTWARE DE APOIO

ISE Version 10.1i - XILINX, 2008.
Digilent, Inc. Digilent Adept Software. (disponível em http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,66,828&Prod=ADEPT2).

Avaliação:

Avaliação Regime Especial : G1>= 5.0, sem G2 - G1 = (TP1 + TP2 + TP3) / 3
As notas TP1, TP2 e TP3 são computadas a partir dos seis trabalhos práticos da disciplina, conforme mencionado na Seção Plano de Atividades para o Semestre desta homepage, da seguinte forma: T1 a T4 valem 12,5% do G1 cada, enuqanto T5 e T6 valem 25% do G1 cada.
Freqüência mínima p/ aprovação: 75%.
Número máximo de faltas: 4 aulas.

This page was last updated on September, 23rd, 2011.

If you find problems in this page, please send an e-mail to ney.calazans at pucrs.br.
We will fix it in the shortest possible delay. Thanks for your help!