1)Regras de implementação do Trabalho TP1 para 2003/1:
	- O TP1 divide-se em três partes
		- exercícios de minimização (TP1-1)
		- montagem e validação de um mux 4:1 e demux 1-4 (TP1-2)
		- montagem e validação de uma ULA de 2 bits em hardware (TP1-3)

2)Valores  dos trabalhos parciais:
TP1-1 -> 50% da nota de TP1
TP1-2 -> 10% da nota de TP1
TP1-3 -> 40% da nota de TP1

3)Datas de entrega dos relatórios:
TP1-1 -> 05/05/2003
TP1-2 e TP1-3 -> 19/05/2003

4)Regras para apresentação de cada trabalho:
TP1-1 - Avaliação com base na entrega do relatório
TP1-2 - Deve ser apresentada a montagem funvionando a qualquer momento antes do dia 19/05/2003 em horário extra classe.
TP1-3 - 19/05/2003 Será feita a apresentação da seguinte forma:
	- Cada grupo deve apresentar a sua ULA de 2 bits.
	- Dois grupos devem unir as suas ULAs de 2 bits montando uma ULA de 4 bits. Na mesma apresentação devem colocar um latch na saída da ULA para armazenar o valor calculado.
Obs.: As datas acima são para apresentação do projeto, devendo ele ser montado e testado anteriormente, caso algum grupo prefira, a apresentação pode ser antes da data final.

5)Atrasos na entrega:
Na eventualidade de não enterga no prazo aceita-se trabalhos com algum atraso. No entanto, cada semana de atraso na entrega ou apresentação, o grupo correspondente perde 10% da nota de TP1 da qual o trabalho é fração. Por exemplo, 1 semana de atraso na entrega do TP1-3 faz com que a nota deste valha apenas 30% da nota de TP1, sendo os 10% de vlor perdidos. Ainda, o máximo de atraso permitido em qualquer dos trabalhos é 2 semanas.

Daniel Barros e Ney Calazans