

1) Carlos Olmes e Drielle Teixeira - 7,0

- Relatório: não entregue. (0,0)
- Projeto 1: (2,7)
 - Forma de onda de teste bastante limitada na versão completa do multiplexador. Apenas colocam valores constantes nas 4 entradas do multiplexador e variam apenas o controle. (-0,2)
 - Funciona corretamente, mas está longe de ser uma prova de correção do mux. Teste de remover ctrl da lista de sensibilidade gerou comportamento distinto. (-0,1)
- Projeto 2: (4,3)
 - Como mencionado na especificação, a máquina poderia ter bem menos de 11 estados, se um pouco de esforço tivesse sido dedicado a este fim. (-0,2)
 - A estrutura de forma de onda encaminhada usou apenas sinais visíveis no testbench, impedindo a observação de sinais internos tais como o estado atual e o próximo estado da máquina sem modificar a configuração da forma de onda. Isto é ruim. (-0,3)
 - É uma má ideia em um projeto sequencial ter o clock com valor não inicializado desde o instante 0 de simulação (problema no testbench). (-0,2)

2) Matheus Schneider - 7,2

- Relatório: Para o projeto 1, o relatório está bem bom, mostrando as formas de onda para a versão completa e para a versão onde in4 foi suprimido. Contudo, a forma de onda da versão modificada, não parece estar correta. A forma de onda do projeto 2 está não apenas desorganizada, mas com erros. Por exemplo, o sinal linha durante e logo depois do reset deveria estar em '0', mas fica em 'U' até a primeira borda de clock, violando a especificação. Além do mais, há pouquíssima informação sobre como o hardware foi implementado. (1,2)
- Projeto 1: (2,2)
 - Não entregou arquivos de configuração de formas de onda. (-0,2)
 - Na modificação do Projeto 1, removeu não apenas in4 da lista de sensibilidade, mas também a última linha do comando que cria o multiplexador, o que está incorreto. Com a forma de onda do testbench feito, a remoção do in4 não deveria mostrar nenhuma modificação na saída. (-0,6)
- Projeto 2: (3,8)
 - Não entregou arquivo de configuração de formas de onda. (-0,2)
 - Existe um processo rotulado `generar_clock`, que controla dois sinais (contador e `clock_tmp`). Estes sinais não são usados para gerar qualquer saída do hardware. Assim, todo o processo associado e seus sinais são simplesmente inúteis. (-0,4)
 - O sinal de entrada de reset não é usado no hardware, ou isto a saída começa com valor desconhecido. (-0,4)
 - Fez uma implementação interessante, usando um contador (`bit_tmp`) para controlar a operação, sem uma máquina de estados de controle. Interessante, mas muito inflexível para acomodar possíveis alterações de funcionalidades. (-0,2)