LABORATÓRIO DE SIMULAÇÃO VHDL PARA O PROCESSADOR CLEO

1. Simular o programa fibo.asm em um dos simuladores da Cleópatra
   Simulador:   Cleosoft, versão 2.53   
   
   Verificar se o programa gera corretamente os n primeiros números da série
   
   
2. Gerar um arquivo texto contendo o código objeto do fibo.asm utilizando um dos simuladores acima.
   Nomear o arquivo como fibo.txt
   Arquivo: fibo.txt
   
   
3. Criar um projeto no Active-HDL com os arquivos cleo_full.vhd,   cleo_tb.vhd e o fibo.txt
   
   
4. Simular 1 ns e observar no Memory Viewer se o código objeto foi corretamente carregado.
   Altere o nome do arquivo na linha 38 do test bench
   
   
5. No Waveform Viewer exibir os sinais: clock, EA, ir_int, address, mdr, pc, ac, rs, ce, rw
   
   
6. Simular 600 ns e obervar o registrador ir_int: 40H, 28H, C4H, 44H, 50H.
   • a quais instruções e modos de endereçamento se referem estes valores?
   • porque em 610 ns o registrador AC assume o valor 10H e em 730 ns o valor 0Fh?
   • o que significa o valor 06 no registrador RS em 430 ns?
   • diga quando, em ns, ocorre a instrução RTS e o que ocorre com o registrador PC.
   
   
7. Simular mais 600 ns. Observar que entre 690ns e 1030ns foi executada uma instrução STA.
   • em que estado da máquina de controle (EA) ocorre a escrita, e em que tempo de simulação?
   • qual o endereço escrito e a qual label ele se refere?
   • confira no Memory Viewer a escrita do valor
   
   
8. Quando a simulação chega no HALT, em ns?
   • confira no Memory Viewer a escrita dos n elementos da série
   • qual o tempo total de execução do programa?
   • quantos ciclos de clock foram necessários para a execução do programa?
   
   
9. Modifique o código VHDL de forma que o processador CLEO passa executar uma nova instrução, por exemplo um xor. Mostre uma simulação com esta nova instrução.

FIM DO LABORATÓRIO DE SIMULAÇÃO VHDL