ORGANIZAÇÃO DE COMPUTADORES-EC - Horário: 3AB-6AB - T. 590 - 2019/1 - Sala 206

Nome da Disciplina: Organização de Computadores-EC

• Professor: Ney Laert Vilar Calazans
• Código da Disciplina: 46183-04
• Número de Créditos: 4

OBJETIVOS

Ao final da disciplina os alunos devem:

1. Compreender o modelo de programa armazenado e sua relação com a organização do hardware em computadores modernos.
2. Apreender os conceitos básicos relacionados a conjuntos de instruções de processadores, linguagem de montagem e linguagem objeto, bem como programação de processadores nestas linguagens.
3. Conhecer os componentes básicos da organização de hardware de um computador e entender sua classificação segundo a finalidade a que se destinam, controle do fluxo de informação (bloco de controle) e transformação de informação (bloco de dados).
4. Distinguir bloco de dados e bloco de controle de um computador, quanto à função, composição e construção.
5. Dominar um subconjunto mínimo de técnicas de implementação do bloco de dados e seus componentes, e do bloco de controle e seus componentes.
6. Dominar uma HDL específica, e ser capaz de empregá-la para descrever sistemas digitais.

EMENTA

• O modelo bloco de dados-bloco de controle: computador de programa armazenado. Fluxo de execução de instruções. Avaliação de desempenho. Otimização do bloco de dados e de controle: simulação e síntese. Ferramentas de projeto auxiliado por computador. Organização de computadores e execução de programas. O processo de projeto de sistemas digitais.

Conteúdo da Disciplina de Fundamentos de Sistemas Digitais

Aula	Data	Dia	Conteúdo
1	27/02	QUA	Apresentação e contextualização da disciplina Apresentação da disciplina: conteúdo, datas de provas e trabalhos, avaliação Representações Numéricas
2	01/03	SEX	Representações Numéricas (continuação)
3	06/03	QUA	Portas lógicas básicas Inversor, and/nand, or/nor, xor/xnor
4	08/03	SEX	Álgebra Booleana e Simplificação Lógica (1/2) Representações de lógica de Boole: Expressão Booleana, tabela verdade, chaves, portas lógicas Método algébrico de simplificação Booleana
5	13/03	QUA	Álgebra Booleana e Simplificação Lógica (2/2)
6	15/03	SEX	Simplificação de expressões usando mapas de Karnaugh (1/2)
7	20/03	QUA	Simplificação de expressões usando mapas de Karnaugh (2/2)
8	22/03	SEX	TRABALHO 1 Simplificação de expressões booleanas utilizado os métodos algébrico e mapas de Karnaugh
9	27/03	QUA	Tabela Verdade ↔ expressão Booleana ↔ circuito Exercícios com Simplificação de expressões
10	29/03	SEX	Circuitos combinacionais Definição de circuitos combinacionais e sequenciais Circuitos combinacionais básicos: Codificador Decodificador Comparadores Geradores de paridade Multiplexador Demultiplexador Exercícios com circuitos combinacionais
11	03/04	QUA	Circuitos combinacionais - aritmética (1/2) Somador ripple de n bits Subtração Multiplicação ULA
12	05/04	SEX	Circuitos combinacionais - aritmética (2/2)
13	10/04	QUA	Exercícios com circuitos combinacionais
14	12/04	SEX	TRABALHO 2 Circuitos combinacionais - aritmética
15	17/04	QUA	Prova P1
16	24/04	QUA	Introdução à Linguagem de Descrição de Hardware VHDL Estrutura dos módulos: par entidade-arquitetura Comandos simples: atribuições e operadores lógicos Hierarquia: instanciar módulos dentro de módulos Validação por simulação: test bench
17	26/04	SEX	Introdução ao Simulador Modelsim Simulação do meio-somador (half-adder) Exercícios de simulação no nível de portas lógicas	410
18	03/05	SEX	Modelagem de Circuitos Combinacionais em VHDL     AULA MUITO IMPORTANTE Modelagem dos circuitos combinacionais em VHDL Representação de circuitos combinacionais a partir do VHDL	310
19	08/05	QUA	Desenvolvimento de um circuito digital combinacional em VHDL (1/2) Conceito de Hierarquia em VHDL Modelagem e Simulação	310
20	10/05	SEX	Desenvolvimento de um circuito digital combinacional em VHDL (2/2)	310
21	15/05	QUA	TRABALHO 3 - Unidade Lógico-Aritmética Especificação Modelagem em VHDL	310
22	17/05	SEX	Circuitos sequenciais Introdução, clock, reset, chip enable, latch set-reset Flip-flops: latch e mestre-escravo Conceito de process e modelagem em VHDL de registradores
23	22/05	QUA	Circuitos sequenciais Laboratório de simulação de flip-flops, registradores e contadores	410
24	24/05	SEX	Circuitos sequenciais - Modelagem em RTL Registradores e contadores	310
25	29/05	QUA	Circuitos sequenciais Circuitos sequenciais - Exercícios com Modelagem em RTL (1/2)	310
26	31/05	SEX	Circuitos sequenciais Circuitos sequenciais - Exercícios com Modelagem em RTL (2/2)	310
27	05/06	QUA	Circuitos sequenciais: Máquinas de Estados Finitos - FSM Introdução à Máquinas de Estados Finitos - FSM
28	07/06	SEX	Circuitos sequenciais - FSM Exercício: multiplicador serial (1/2) Apresentação da especificação do TP4 (FSM)	310
29	12/06	QUA	Circuitos sequenciais - FSM Exercício: multiplicador serial (2/2)	311
30	14/06	SEX	Circuitos sequenciais - FSM Exercício: circuito árbitro de barramento (1/2)	310
31	19/06	QUA	Circuitos sequenciais - FSM Exercício: circuito árbitro de barramento (2/2)	310
32	21/06	SEX	Modelagem de memórias e introdução à arquitetura de processadores Exercícios de Circuitos Sequenciais
33	26/06	QUA	Prova P2
34	28/08	SEX	Desenvolvimento do TP4 e dúvidas	310
35	03/07	QUA	Entrega do TP4 no Moodle (não haverá extensão de prazo)	310
36	05/07	SEX	Prova PS Apenas em caso de falta na P1 ou P2 Todo o conteúdo ministrado ao longo do semestre
	10/07	QUA	Prova G2

 

Avaliação da Disciplina Fundamentos de Sistemas Digitais

P1	P2	TP - trabalho prático	PS	G2
17/abril quarta-feira	26/junho quarta-feira	ao longo do semestre Não são substituíves em caso de falta	05/julho sexta-feira	10/julho quarta-feira

Prova PS

• Apenas em caso de falta na P1 ou P2
• Todo o conteúdo ministrado ao longo do semestre

Grau G1 = (P1 + P2 + ( 0.2*TP1 * 0.2*TP2 * 0.2*TP3 + 0.4*TP4 )) / 3

• Frequência mínima p/ aprovação em G1 ou G2: 75%
• Total de aulas: 35 aulas. Número máximo de faltas = 8 aulas
• Número maior de faltas implica em reprovação

 

Bibliografia da disciplina de Fundamentos de Sistemas Digitais

Sistemas digitais: fundamentos e aplicações FLOYD, T. L. Ed. Editora Bookman. 2007. 888 p.	Bibliografia básica
VHDL: Descrição e Síntese de Circuitos Digitais D'AMORE, R Ed. Editora LTC. 2012. 259 p.	Bibliografia básica
Ones and Zeros: Understanding Boolean Algebra, Digital Circuits, and the Logic of Sets GREGG, J. R. Editora Willey. 1998. 296 p.	Bibliografia básica
Free Range VHDL MEALY, B.; TAPPERO, F. 2013. 190 p. Livro online	Cópia local do livro
Digital Design and Computer Architecture HARRIS, D.; HARRIS, S. Editora Morgan Kaufmann. 2012, 2a edição.
Eletrônica Digital Moderna e VHDL PEDRONI, V. A. Editora Elsevier. 2010. 619 p.
Fundamentals of digital logic with VHDL design BROWN, S. D. Editora McGraw-Hill. 2008. 960 p., 3a edição.
Sistemas digitais : projeto, otimização e HDLs VAHID, F. Editora Bookman. 2010

 

Relação dos grupos para os trabalhos práticos

• BRUNO RICARDO KUZY SILVA BRUM