

03/mai/2006

1. [2,5 pontos] Jogo dos 5 erros em VHDL. O código VHDL abaixo contém exatamente 5 falhas, que você deve identificar, deixando claro qual o erro. Os erros são de diversas naturezas: sintaxe, contexto, semântica. Se um mesmo erro acontecer múltiplas vezes, conte apenas um erro para todos os iguais.

```

1. library IEEE;
2.
3. entity p1_oal_061 is
port(
  A1, B2, C3 : in STD_LOGIC;
  D1, E2, F3, G4 : out STD_LOGIC
);
8. end p1_oal_061;
9.

10. architecture p1_oal_061 of p1_oal_061 is
11. signal E : std_logic_vector (2 downto 0);
12. signal int_E2, int_F3, int_G4 : std_logic;
13. signal S : out std_logic_vector (2 downto 0);
14. begin
  E <= C3 & B2 & D1;
  E2 <= int_E2; F3 <= int_F3; G4 <= int_G4;
  S <= int_E2 & int_F3 & int_G4 & int_E2;
  D1 <= A1 xor (B2 and C3);
  with E select
    S <= "101" when "111",
    "001" when "110" | "100" | "000",
    "010" when "011",
    "110" when "010",
    "011" when others;
25. end p1_oal_061;

```

```

1. library IEEE;
2. use IEEE.STD.LOGIC_1164.all;
3. use IEEE.STD.LOGIC_UNSIGNED.all;
4.
5. entity Q3_P1_oal_061 is
port(
  clock : in STD_LOGIC;
  reset : in STD_LOGIC;
  DadosIn : in STD_LOGIC_VECTOR(7 downto 0);
  Detectou_FF : out STD_LOGIC;
  Dados_Dif : out STD_LOGIC_VECTOR(11 downto 0)
);
11.
12.
13.
end Q3_P1_oal_061;

```

2. [4 pontos] Implemente em VHDL um circuito que conta o número de entradas consecutivas diferentes em uma linha de dados DadosIn, de 8 bits. A cada sinal de relógio o circuito compara a entrada atual (em DadosIn) com o valor da entrada anterior neste sinal. Caso estas sejam diferentes, incrementa-se o valor de um contador e coloca-se o valor deste numa saída Dados_Dif do circuito, de 12 bits. Senão a saída permanece como está. Adicionalmente, cada vez que o valor anterior for igual a "x"FF", a saída Detectou_FF vai para "1". Esta saída vai para '0' apenas quando um novo dado, diferente de "xFF" for recebido. Para facilitar. Para facilitar, a entidade do circuito é dada abaixo. Assuma o seguinte:


- Existe uma entrada (x"00") que nunca ocorrerá;
- O sistema é sensível à borda de subida do sinal clock e o reset é assíncrono.

```

1. library IEEE;
2. use IEEE.STD.LOGIC_1164.all;
3. use IEEE.STD.LOGIC_UNSIGNED.all;
4.
5. entity Q3_P1_oal_061 is
port(
  clock : in STD_LOGIC;
  reset : in STD_LOGIC;
  DadosIn : in STD_LOGIC_VECTOR(7 downto 0);
  Detectou_FF : out STD_LOGIC;
  Dados_Dif : out STD_LOGIC_VECTOR(11 downto 0)
);
11.
12.
13.
end Q3_P1_oal_061;

```

3. [3,5 pontos] A Figura representa uma forma de onda gerada pelo testbench de um circuito que possui como entradas os sinais clock, reset e ce de um bit, um sinal datain de 8 bits e como saída um sinal dataout de 8 bits. Gere o testbench que produz esta forma de onda. Assuma que nenhum sinal de entrada (exceto o clock) muda após o instante 165ns. Abaixo é dado o início da arquitetura do testbench. Apenas complete o VHDL.



GABARITO

1 [2,5 pontos]

Jogo dos 5 erros em VHDL. O código VHDL abaixo contém exatamente 5 falhas, que você deve identificar, deixando claro qual o erro. Os erros são de diversas naturezas, sintaxe, contexto, semântica.

```

1. library IEEE;
2. use IEEE.STD.LOGIC_1164.all; -- 1) esta linha está faltando, para
   declarar a existência dos tipos std_logic e std_logic_vector.
3. declare
4. entity p1_oal_061 is
5. port(
6.   A1, B2, C3 : in STD_LOGIC;
7.   D1, E2, F3, G4 : out STD_LOGIC
8. );
9. end p1_oal_061;
10.
11. architecture p1_oal_061 of p1_oal_061 is
12. signal E : std_logic_vector (2 downto 0);
13. signal int_E2, int_F3, int_G4 : std_logic;
14. signal S : out std_logic_vector (2 downto 0); -- 2) sinais
   internos não podem ser declarados como de entrada ou saída
15. begin
16.   E <= C3 & B2 & D1; -- 3) D1 é saída, não pode ser lida
17.   E2 <= int_E2; F3 <= int_F3; G4 <= int_G4;
18.   S <= int_E2 & int_F3 & int_G4 & int_E2; -- 4) S é de 3
   bits, não se pode atribuir um valor de 4 bits a ele.
19.   D1 <= A1 xor (B2 and C3);
20.   with E select
21.     S <= "101" when "111", -- 5) há duas atribuições
   distintas em paralelo para o sinal S, aqui e na linha 18.
22.     "001" when "110" | "100" | "000",
23.     "010" when "011",
24.     "110" when "010",
25.     "011" when others;
26. end p1_oal_061;

```

2 [3,5 pontos]

A Figura representa uma forma de onda gerada pelo testbench de um circuito que possui como entradas os sinais clock, reset e ce de um bit, um sinal datain de 8 bits e como saída um sinal dataout de 8 bits. Gere o testbench que produz esta forma de onda. Assuma que nenhum sinal de entrada (exceto o clock) muda após o instante 165ns. Abaixo é dado o inicio da arquitetura do testbench. Apenas complete o VHDL...

```

1. architecture TB_ARCHITECTURE of reg_ck_rst_ce_tb is
2. ... -- falta código aqui ...
3. signal clock : std_logic;
4. signal reset : std_logic;
5. signal ce : std_logic;
6. signal datain : std_logic_vector(7 downto 0);
7. signal dataout : std_logic_vector(7 downto 0);
8. begin
9.   -- Unit Under Test port map
10.  UUT : reg_ck_rst_ce
11.    port map (
12.      clock => clock,
13.      reset => reset,
14.      ce => ce,
15.      datain => datain,
16.      dataout => dataout
17.    );
18.

19. process
20. begin
21.   if reset='1' then
22.     Dado_Lido <= (others=>'0');
23.     Dados_Dif_int <= (others=>'0');
24.   end if;
25.   Detectou_FF <= '0';
26.   elsif Detectou_FF <= '1' then
27.     Dado_Lido <= DadosIn;
28.     if Dado_Lido/DadosIn then
29.       Dados_Dif_int <= Dados_Dif_int +1;
30.     end if;
31.   if Dado_Lido=x"FF" then
32.     Detectou_FF <= '1';
33.   else Detectou_FF <= '0';
34.   end if;
35. end if;
36. end process;
37. end Q3_P1_oal_061;

```

3 [4 pontos]

Implemente em VHDL um circuito que conta o número de entradas consecutivas diferentes em uma linha de dados DadosIn, de 8 bits. A cada sinal de relógio o circuito compara a entrada atual (em DadosIn) com o valor da entrada anterior neste sinal. Caso estas sejam diferentes, incrementa-se o valor de um contador e coloca-se o valor deste numa saída Dados_Dif do circuito, de 12 bits. Senão a saída permanece como está. Adicionalmente, cada vez que o valor anterior for igual a x"FF", a saída Detectou_FF vai para '1'. Caso contrário, esta saída fica em '0'. Para facilitar, a entidade do circuito é dada abaixo.

```

1. library IEEE;
2. use IEEE.STD.LOGIC_1164.all;
3. use IEEE.STD.LOGIC_UNSIGNED.all;
4.
5. entity Q3_P1_oal_061 is
6. port(
7.   clock : in STD_LOGIC;
8.   reset : in STD_LOGIC;
9.   DadosIn : in STD_LOGIC_VECTOR(7 downto 0);
10.  Detectou_FF : out STD_LOGIC;
11.  Dados_Dif : out STD_LOGIC_VECTOR(11 downto 0)
12. );
end Q3_P1_oal_061;

```

```

architecture Q3_P1_oal_061 of Q3_P1_oal_061 is
begin
  if reset='1' then
    Dado_Lido <= (others=>'0');
    Dados_Dif_int <= (others=>'0');
  end if;
  Detectou_FF <= '0';
  signal Dado_Lido : std_logic_vector (7 downto 0);
  signal Dados_Dif_int : std_logic_vector (11 downto 0);
begin
  Dado_Lido <= DadosIn;
  if Dado_Lido/DadosIn then
    Dados_Dif_int <= Dados_Dif_int +1;
  end if;
  Detectou_FF <= Detectou_FF or (DadosIn <> Dado_Lido);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 11);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 12);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 13);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 14);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 15);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 16);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 17);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 18);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 19);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 20);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 21);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 22);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 23);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 24);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 25);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 26);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 27);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 28);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 29);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 30);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 31);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 32);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 33);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 34);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 35);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 36);
  Detectou_FF <= Detectou_FF or (Dados_Dif_int > 37);
end Q3_P1_oal_061;

```