| # | Dia | Data | Hora | Descrição | Atividade | Recursos |
|
1
|
SEG
|
01/08/2016
|
EX
|
Apresentação da disciplina (enunciado do TP1)
|
Aula
|
|
|
2
|
QUA
|
03/08/2016
|
EX
|
Representações de lógica de Booleana: Introdução (Expressão Booleana, tabela verdade, chaves, transistores, portas lógicas)
|
Aula
|
|
|
3
|
SEG
|
08/08/2016
|
EX
|
Representações de lógica de Boole: Expressão Booleana, tabela verdade, chaves, transistores, portas lógicas; TRABALHO 1: revisão + Atividades
|
Trabalho
|
|
|
4
|
QUA
|
10/08/2016
|
EX
|
Simplificação Algébrica
|
Aula
|
|
|
5
|
SEG
|
15/08/2016
|
EX
|
Mapas de Karnaugh
|
Aula
|
|
|
6
|
QUA
|
17/08/2016
|
EX
|
Algoritmos de Quine-McCluskey
|
Aula
|
|
|
7
|
SEG
|
22/08/2016
|
EX
|
TP2: simplificação lógica (presencial)
|
Trabalho
|
|
|
8
|
QUA
|
24/08/2016
|
EX
|
VHDL: Introdução
|
Aula
|
|
|
9
|
SEG
|
29/08/2016
|
EX
|
VHDL: Fluxo de simulação e geração de estímulos para validação de portas lógicas
|
Aula
|
LabOrg - 318
|
|
10
|
QUA
|
31/08/2016
|
EX
|
VHDL: Simulação / testbench
|
Aula
|
LabOrg - 318
|
|
11
|
SEG
|
05/09/2016
|
EX
|
VHDL: Simulação de somador completo de n bits + testbench
|
Aula
|
LabOrg - 318
|
|
|
QUA
|
07/09/2016
|
EX
|
Feriado
|
Aula
|
|
|
12
|
SEG
|
12/09/2016
|
EX
|
VHDL: Descrição de somadores estruturados de n bits + testbench
|
Aula
|
LabOrg - 318
|
|
13
|
QUA
|
14/09/2016
|
EX
|
Somadores: Uso dos comandos for/if generate e a entrada generic
|
Aula
|
LabOrg - 318
|
|
|
SEG
|
19/09/2016
|
EX
|
Suspensão de aulas
|
Aula
|
|
|
14
|
QUA
|
21/09/2016
|
EX
|
Circuito combinacional: Introdução
|
Aula
|
LabOrg - 318
|
|
15
|
SEG
|
26/09/2016
|
EX
|
Circuito combinacional: Codificadores/Multiplexadores/Demultiplexadores
|
Aula
|
LabOrg - 318
|
|
16
|
QUA
|
28/09/2016
|
EX
|
Circuito combinacional: Exercícios
|
Aula
|
LabOrg - 318
|
|
17
|
SEG
|
03/10/2016
|
EX
|
TP3: Exploração de VHDL com circuitos combinacionais (presencial)
|
Trabalho
|
LabOrg - 318
|
|
18
|
QUA
|
05/10/2016
|
EX
|
Jornada Acadêmica Facin
|
Aula
|
|
|
19
|
SEG
|
10/10/2016
|
EX
|
P1
|
Prova
|
|
|
|
QUA
|
12/10/2016
|
EX
|
Feriado
|
Aula
|
|
|
20
|
SEG
|
17/10/2016
|
EX
|
Correção da prova
|
Aula
|
LabOrg - 318
|
|
21
|
QUA
|
19/10/2016
|
EX
|
Circuito sequencial: introdução, clock, reset, chip enable, modelagem em VHDL de registradores, flip flop D
|
Aula
|
LabOrg - 318
|
|
22
|
SEG
|
24/10/2016
|
EX
|
Circuito sequencial: Modelagem em RTL + Modelagem de atrasos + restrições do FF
solução caminho crítico
|
Aula
|
LabOrg - 318
|
|
23
|
QUA
|
26/10/2016
|
EX
|
Circuito sequencial: Modelagem em RTL
|
Aula
|
LabOrg - 318
|
|
24
|
SEG
|
31/10/2016
|
EX
|
Circuito sequencial: Máquinas de estados em VHDL
|
Aula
|
LabOrg - 318
|
|
|
QUA
|
02/11/2016
|
EX
|
Feriado
|
Aula
|
|
|
25
|
SEG
|
07/11/2016
|
EX
|
Circuito sequencial: Máquinas de estados em VHDL - Solucao exerc1
|
Aula
|
LabOrg - 318
|
|
26
|
QUA
|
09/11/2016
|
EX
|
Circuito sequencial: Modelagem de memórias e banco de registradores +
enunciado do TP4
|
Aula
|
LabOrg - 318
|
|
|
SEG
|
14/11/2016
|
EX
|
Suspensão de aulas
|
Aula
|
|
|
27
|
QUA
|
16/11/2016
|
EX
|
TP4: sistema digital (combinacional + sequencial+ fsm) - presencial
|
Trabalho
|
LabOrg - 318
|
|
28
|
SEG
|
21/11/2016
|
EX
|
Dúvidas pré prova
|
Aula
|
|
|
29
|
QUA
|
23/11/2016
|
EX
|
P2
|
Prova
|
|
|
30
|
SEG
|
28/11/2016
|
EX
|
PS
|
Prova
|
|
|
31
|
QUA
|
30/11/2016
|
EX
|
Reserva técnica
|
Aula
|
|
|
|
SEG
|
05/12/2016
|
EX
|
G2
|
Prova de G2
|
|
|
|
QUA
|
07/12/2016
|
EX
|
|
Aula
|
|